PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-180678

(43)Date of publication of application: 26.06.1992

(51)Int.CI.

H01L 29/74

(21)Application number : 02-280124

(71)Applicant:

FUJI ELECTRIC CO LTD

(22)Date of filing:

18.10.1990

(72)Inventor:

TAKAHASHI YOSHIKAZU

(30)Priority

Priority number: 02 34481

Priority date: 15.02.1990


Priority country: JP

(54) GATE TURN-OFF THYRISTOR

(57)Abstract:

PURPOSE: To reduce an irregularity in a gate impedance even when the depth of a gate etching operation is irregular and to enhance a maximum turn-off current by a method wherein a low-resistance layer whose conductivity is the same as that of a base layer is formed on the surface of the base layer.

CONSTITUTION: Impurities are diffused to an n-type silicon substrate; a p-emitter layer 1, an n-base layer 2 and a p-base layer 3 are formed; after that, an n- emitter region 4 is dispersed and formed. Then, an oxide film is applied to the region 4; it is patterned; after that, a first gate etching operation is executed; after that, the oxide film is patterned and a second gate etching operation is executed. In succession, impurities are diffused; and a p++ layer 7 is formed. That is to say, the p-n junction face 34 between the layer 3 and the layer 4 is formed as a concave face; the side face of a cathode segment is formed in two steps; and the high-impurity-concentration low-resistance layer 7 is formed on the surface of the layer 3 from the peripheral edge of its upper-step face up to the flat face to which a gate electrode 6 has been applied. Thereby, it is possible to eliminate an irregularity in a gate impedance and to enhance a maximum turn-off current.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑲ 日本 国特 許 庁(JP)

① 特 許 出 願 公 開

◎ 公開特許公報(A) 平4-180678

⑤Int. Cl. 5

識別記号

庁内整理番号

49公開 平成 4年(1992) 6月26日

H 01 L 29/74

C 7013-4M F 7013-4M

審査請求 未請求 請求項の数 1 (全5頁)

60発明の名称 ゲー

ゲートターンオフサイリスタ

②特 頤 平2-280124

②出 願 平2(1990)10月18日

優先権主張

國平 2 (1990) 2月15日 國日本(JP) 動特願 平2−34481

700条 明 者

神奈川県川崎市川崎区田辺新田1番1号 富士電機株式会

补内

⑪出 顯 人 富士電機株式会社

神奈川県川崎市川崎区田辺新田1番1号

四代理人 弁理士山口 巖

明 田 書

- 1. 発明の名称 ゲートターンオフサイリスタ
- 2. 特許請求の範囲

3. 発明の辞細な説明

〔産業上の利用分野〕

本発明は、pnpnの4層構造をもち、一方の 主電板が静接ペース層より短冊状の上面形状に突 出した部分の上に接して形成されたエミッタ層に 設けられ、ゲート電極が隣接ペース層に設けられ るゲートターンオフ(以下GTOと記す)サイリ スタに関する。

「従来の技術」

で T O サイリスタとは、ゲートでオン、オフスタとは、ゲートでオン、 は で あり い 特性 面 で おり い か 否 か が そ で を で 表 子 が か な か を か か る 。 それ ゆ え か に 変 様 反 し 思 し に 直接 反 映 さ れ な た か ら れ で ま な な な な ら れ て 来 で っ う ち の 最 せ な な な 手 段 が 、 ゲートインピーグンス の ぱ ら つ き を 小さくすることである。

このため、一般に各種のGTOサイリスタでは、 ゲートの設けられるロベース層のシート抵抗を出 来るだけ小さくしたり、ゲート部のエッチダウン を適正に制御してエッチング深さのばらつきを小 さくすることが試みられて来た。

第2図は、セグメント構造を有する従来の代表

的なC T O サイリスタを示し、 p エミッタ 目 1 ・ n ベース 層 2 ・ p ベース 層 3 および n エミミッタ 月 4 からなる 4 層 構 巻を有する。そして n エミミッタ 層 4 の側から p ベース 層 3 に達する ゲートエ ジック を行って、 短冊 状の n エミッタ 題 領 域 から な カソードセグメント の 頂面 に カソード 電 極 5 が を む した p ベース 層 3 にゲート 電 極 6 が 被 者 し て いる。

G T O サイリスタのゲートインピーダンスでは、第2図中に示されている 2 1 と 2 2 の和である。 すなわち、

Z = Z + Z(1)

で表される。 Z 1 は p ベース B 3 のカソード 電低 5 の中央の直下からカソード セグメント の 側面 までのインピーダンス であり、 Z 1 は p ベース E 3 と n エミッタ E 4 の間の p n 接合の下からゲート電極 5 の縁の下までのインピーダンスである。 (発明が解決しようとする課題)

(1) 式において、 2. はカソードセグメントの

G T O サイリスタにとっては、 このわずか 5 μα 程度のばらつきのゲートインピーダンスには上でませることが実験的にわかっている。 この40 % のゲートインピーダンスのばらつきが G T O サイリスタの最大ターンオフ電流を向上させるためので、ゲートインピーダンスのばらつきを少しでも押さえることが最も重要な問題である。

本発明の目的は、上述の問題を解決し、ゲート エッチング限さがばらついてもゲートインピーダ ンスのばらつきが少なく、最大ターンオフ電流の 向上したGTOサイリスタを提供することにある。 (課題を解決するための手段)

上記の目的を連成するために、本発明は、pn4階構造を有し、一方の主電極の設けられるエミッタ形がゲート電極の設けられるペース層をあるにおいて、そのエミッタ層とペース層の界面は周線が高い凹面をなしており、その凹面の低い中央部を含み両ペース層界のになっている。

しかしながら、 このような30~35 μmのゲート エッチングを、たとえばSi板直径75 m以上の大電 液を扱うGTOサイリスタに適用すると、直径方 向で最低で 5 μm程度のエッチング架さ d のばら つきが発生することはやむをえないことであった。

界面と間隔を有する位置からゲート電極の接触する位置にかけて、ベース層表面にその暦と同一等 電形の低抵抗層が形成されたものとする。

(作用)

(実施例)

このようなGTOサイリスクは、第3図(a)~(e)に示すような工程で作られる。まず、 n 形・ n コン基板に不純物を拡散して p エミッタ暦 1 、 p ペース暦 3 を形成する (図 a)。 p は 3 ×10 ** / / / / / / / / / / / / である。次に選択拡散を用。 なまっク領域 4 を分散して形成する (図 域 4 を のようにして設けられた n エミッタ領域 4 を がった n エミッタ領域 5 を を がった n エント に する で 酸化膜 マスクのおるカソード e y グラフィで酸化膜マスクのおもし、フォトリングラフィで酸化原

達している。使ってゲートインピーダンスのうち の前述の 2 . の絶対値が小さくなる。

第 5 数は、第 1 、第 3 数に示したよう。 が 1 ののでが 1 のののでが 2 とが 3 数に でが 4 りのののでが 5 でのののでは 5 でのののでは 5 でのののでは 5 でのののでは 5 でのののでは 5 でのののでは 5 でのでは 5 でのでは

以上の実施例は、pベース層にゲート電極が設けられるGTOサイリスタについて述べたが、 pベース層にゲート電極を設け、アノードセグメントを形成するGTOサイリスタにおいても実施することができる。

(発明の効果)

第4回は、このようにして作られたGTOサイリスタの不純物濃度プロフィルを断面構造に対応して示す。この図からわかるように、p⁻⁻層7はpベース層3とnェミッタ層4とのpn接合面よりも点線41で示すような不純物濃度の高い部分に

4. 図面の簡単な説明


第1図は本発明の一実施例のGTOサイリスクのセグメントの断面図、第2図は従来のGTOサイリスタのセグメントの断面図、第3図は第1図のGTOサイリスタの製造工程を(a)~(e)の順に示す断面図、第4図は第1図のGTOサイリスタの不純物濃度プロフィルと断面構造との対比図、第

5 図は本発明の別の実施例のGTOサイリスタの セグメントの断面図である。


1 ---- p エミッタ暦、 2 ---- n ベース周、 3 ---- p ベ ース暦、 4 ---- n エミッタ暦、 5 ---- カソード電極、 6 ---- ゲート電極、 7 ---- p *- 低抵抗層。

代表人名英士 山 口






第 1 🛛



第2図



特開平4-180678 (5)

